Da Chip-Hersteller zunehmend an die Grenzen dessen stoßen, was mit Silizium möglich ist, erforschen Wissenschaftler Wege, um die Leistung und Energieeffizienz durch das Stapeln anderer Komponenten zu steigern. Eine solche Gruppe vom MIT hat die Grenzen des Möglichen erweitert, indem sie eine Technik entwickelt hat, um GaN-Transistoren auf einem Siliziumchip zu befestigen. Dies könnte zu noch besseren drahtlosen Geräten führen.
Wenn Sie kürzlich ein hochwertiges Ladegerät für Laptop, Telefon oder ein anderes mobiles Gerät gekauft haben, besteht die Möglichkeit, dass es auf GaN basiert. Galliumnitrid (GaN) ist ein halbleitendes Material ähnlich wie dotiertes Silizium, aber bei hohen Temperaturen, Spannungen und Stromübertragungen ist GaN deutlich überlegen.
Deshalb ist es die erste Wahl für jedes Gerät, das bei sehr hohen Frequenzen arbeiten oder viel Leistung verarbeiten muss. Leider ist ein Wafer aus vollständig aus GaN gefertigten Chips erheblich teurer als die üblichen Wafer, die die Millionen von Chips für PCs, Konsolen, Fernseher, Telefone und andere Geräte produzieren.
Genau deshalb hat ein Forscherteam am Massachusetts Institute of Technology (MIT) und anderen Zentren eine Methode entwickelt, die es ermöglicht, GaN-Transistoren auf einem normalen Siliziumchip zu stapeln. So erhält das Design alle Vorteile von GaN an der richtigen Stelle, ohne die hohen Kosten eines gesamten GaN-Wafers zu verursachen.
«Wir wollten die Funktionalität von GaN mit der Leistung von digitalen Chips aus Silizium kombinieren, ohne Kompromisse bei den Kosten oder der Bandbreite einzugehen. Das haben wir erreicht, indem wir winzige, diskrete Galliumnitrid-Transistoren direkt auf den Siliziumchip gesetzt haben», erklärte Pradyot Yadav, ein Absolvent des MIT und der Hauptautor des Papiers zu dieser Methode.
Um etwas Wichtiges zu klären: Yadav spricht nicht von Transistoren in der Größe derer in Ihrer AMD- oder Intel-CPU. Genau genommen schafft die Methode das, was Elektronikingenieure einen Dielet nennen (ähnlich einem Chiplet), und in diesem Fall sind die Dielets 0,24 x 0,41 mm groß.
Diese werden aus einem GaN-Wafer herausgelasert, der bereits Kupferverbindungen aufweist, was es viel einfacher macht, das Dielet an einem traditionellen Silizium-Die anzubringen. Das MIT weist darauf hin, dass die meisten Bonding-Techniken wie diese die Verwendung von Gold erfordern, das nicht nur teurer als Kupfer ist, sondern auch das gesamte Setup auf eine Temperatur erhitzt werden muss, die das ankommende Dielet und das Host-Die potenziell beschädigen kann.
Nachdem die Forscher den Herstellungsprozess perfektioniert hatten, entwickelten sie daraus einen Leistungsverstärker, der einen Siliziumchip verwendet, der im 22-nm-Prozessknoten von Intel hergestellt wurde. Das Endergebnis war ein winziger Schaltkreis, der ein elektromagnetisches Signal stärker verstärken kann als ein traditionelles Siliziumdesign. Leider ist das Papier hinter einer akademischen Bezahlschranke, sodass unklar ist, wie viel besser der kupfergebundene GaN-Dielet-Verstärker im Vergleich zu einem normalen ist.
Aber selbst wenn er nur geringfügig besser ist, können Sie sicher sein, dass Unternehmen wie Intel und Qualcomm die Forschung mit Interesse betrachten werden. Denn es wird zunehmend schwieriger und damit teurer, Siliziumchips schneller laufen zu lassen und mehr Leistung zu verarbeiten. Das 3D-Stapeln ist nicht nur die Zukunft der Prozessoren, sondern auch kleinerer Komponenten, und die WiFi- und Bluetooth-Sender in zukünftigen Telefonen, Konsolen und PCs werden mit Sicherheit diesen Weg einschlagen.
Für mich persönlich, wenn ich einfach nur ein Paar Bluetooth-Kopfhörer haben könnte, die sich nicht von meinem PC trennen, nur weil ich es wage, meinen Kopf um drei Zoll zu bewegen, dann würde ich gerne etwas mehr für einen supergestapelten GaN-Sender bezahlen.